خرید و دانلود نسخه کامل کتاب Optimal VLSI Architectural Synthesis: Area, Performance and Testability

توضیحاتی در مورد کتاب

اگرچه تحقیقات در سنتز معماری برای بیش از ده سال انجام شده است، اما تأثیر بسیار کمی بر صنعت داشته است. این به نظر ما به دلیل ناتوانی سینت سایزرهای معماری فعلی در ارائه معماری های رقابتی (یا “بهینه”) با تاخیر ناحیه ای است که از رابط های آنالوگ، ناهمزمان و سایر فرآیندهای پیچیده پشتیبانی می کند. آنها همچنین در گنجاندن قابلیت آزمایش ناکام هستند. سینت سایزر معماری OASIC (سنتز معماری بهینه با محدودیت های رابط) و سینتی سایزر CATREE (درختان به کمک کامپیوتر) نشان می دهد که چگونه می توان این مشکلات را حل کرد. سنتز معماری به طور سنتی به عنوان NP سخت در نظر گرفته می شود و از این رو بیشتر تحقیقات شامل اکتشافی هستند. OASIC با استفاده از یک رویکرد IP (با استفاده از تحلیل چند وجهی) نشان می‌دهد که اکثر ریتم‌های الگوی ورودی می‌توانند بسیار سریع در معماری‌های بهینه جهانی ترکیب شوند. از آنجایی که از یک مدل ریاضی استفاده می شود، محدودیت های پیچیده رابط را می توان به راحتی گنجانده و حل کرد. تحقیق در مورد ترکیب آزمون به طور کلی جدا از تحقیق پایان نامه سنتز بوده است. این به دلیل این واقعیت است که تحقیقات آزمایشی سنتی در دروازه یا سطح پایین‌تر نمایش طراحی بوده است. با این وجود، با کاهش مقیاس فناوری‌ها و افزایش پیچیدگی طراحی، فشار برای کاهش زمان آزمایش افزایش می‌یابد. یکی از راه های مقابله با این موضوع، ترکیب استراتژی های تست در مراحل اولیه طراحی است. نیمه دوم این متن رویکردی را برای ادغام سنتز معماری با ترکیب آزمایشی بررسی می‌کند. تحقیقات نشان داد که آزمایش باید در طول سنتز در نظر گرفته شود تا راه حل های معماری خوبی ارائه شود که عملکردهای هزینه تاخیر منطقه Xllll را به حداقل برساند.