خرید و دانلود نسخه کامل کتاب VHDL Modeling for Digital Design Synthesis

توضیحاتی در مورد کتاب



هدف این کتاب معرفی سخت‌افزار VHSIC Lan Guage (VHDL) و استفاده از آن برای سنتز است. VHDL یک زبان توصیف سخت افزاری است که ابزاری برای تعیین یک سیستم دیجیتال در سطوح مختلف انتزاع فراهم می کند. از مشخصات رفتار در مراحل اولیه فرآیند طراحی و مشخصات ساختاری در مراحل بعدی پیاده سازی پشتیبانی می کند. VHDL در ابتدا به عنوان یک زبان توصیف سخت افزاری معرفی شد که شبیه سازی طرح های دیجیتال را امکان پذیر می کرد. اکنون به طور فزاینده ای برای مشخصات طراحی استفاده می شود که به عنوان ورودی ابزارهای سنتز ارائه می شود که مشخصات را به لیست های شبکه ای تبدیل می کند که می توان از آنها سیستم های فیزیکی ساخت. یکی از مشکلات استفاده از VHDL این است که همه ساختارهای آن در سنتز مفید نیستند. مشخصات تأخیر در تخصیص سیگنال معنای روشنی در سنتز ندارد، جایی که تأخیرها قبلاً توسط فناوری اجرا تعیین شده است. VHDL دارای ساختارهای داده ای مانند فایل ها و اشاره گرها است که برای اهداف شبیه سازی مفید است اما برای سنتز واقعی نیست. در نتیجه ابزارهای synthe sis فقط زیر مجموعه های VHDL را می پذیرند. این کتاب سعی می کند جنبه سنتز VHDL را پوشش دهد، در حالی که ویژگی های شبیه سازی را به حداقل می رساند. این کتاب برای متخصصان شاغل و همچنین برای تحصیلات تکمیلی یا در مقطع کارشناسی ارشد مناسب است. خوانندگان می توانند این کتاب را به عنوان راهی برای آشنایی با VHDL و نحوه استفاده از آن در مدل سازی طرح های دیجیتال ببینند.