خرید و دانلود نسخه کامل کتاب Minimizing and Exploiting Leakage in VLSI Design
قیمت اصلی 63,500 تومان بود.26,000 تومانقیمت فعلی 26,000 تومان است.
تعداد فروش: 76
| عنوان فارسی | به حداقل رساندن و بهره برداری از نشت در طراحی VLSI |
|---|---|
| عنوان اصلی | Minimizing and Exploiting Leakage in VLSI Design |
| ویرایش | 1 |
| ناشر | Springer US |
| نویسنده | Nikhil Jayakumar, Suganth Paul, Rajesh Garg, Kanupriya Gulati, Sunil P. Khatri (auth.) |
| ISBN | 1441909494, 9781441909497 |
| سال نشر | 2010 |
| زبان | English |
| تعداد صفحات | 229 |
| دسته | الکترونیک: VLSI |
| فرمت کتاب | pdf – قابل تبدیل به سایر فرمت ها |
| حجم فایل | 5 مگابایت |
آنتونی رابینز میگه : من در 40 سالگی به جایی رسیدم که برای رسیدن بهش 82 سال زمان لازمه و این رو مدیون کتاب خواندن زیاد هستم.
توضیحاتی در مورد کتاب
به حداقل رساندن و بهره برداری از نشت در طراحی VLSI
نیخیل جایاکومار، سوگانث پل، راجش گارگ، کانوپریا گولاتی و سونیل پی. خاتری
مصرف برق مدارهای مجتمع VLSI (مقیاس بسیار بزرگ) با سرعت نگران کننده ای در حال افزایش است. این افزایش در مصرف برق، همراه با افزایش تقاضا برای وسایل الکترونیکی قابل حمل/دستی، امروزه مصرف برق را به یک نگرانی غالب در طراحی مدارهای VLSI تبدیل کرده است. به طور سنتی، توان دینامیکی (سوئیچینگ) بر مصرف برق کل یک IC غالب بوده است. با این حال، با توجه به روند مقیاس بندی فعلی، قدرت نشتی در حال حاضر به یک جزء اصلی از کل مصرف برق در مدارهای VLSI تبدیل شده است. کاهش توان نشتی به ویژه در وسایل الکترونیکی قابل حمل/دستی مانند تلفن‌های همراه و PDA بسیار مهم است.
این کتاب تکنیک هایی را با هدف کاهش و بهره برداری از توان نشتی در آی سی های دیجیتال VLSI ارائه می کند. بخش اول این کتاب چندین رویکرد برای کاهش نشتی در مدار ارائه می‌کند. بخش دوم این کتاب به خوانندگان نشان می‌دهد که چگونه با استفاده از منطق زیرآستانه، با تعصب بدنه تطبیقی، مشکل نشت را به یک فرصت تبدیل کنند تا طرح‌ها را در برابر تغییرات مقاوم کنند. بخش سوم این کتاب با استفاده از ایده های ارائه شده در قسمت دوم این کتاب، جزئیات طراحی و اجرای یک آی سی زیر آستانه را ارائه می کند.
- رویکردهای مختلفی را برای کنترل و بهره برداری از نشت ارائه می دهد، از جمله رویکردهای ضمنی برای یافتن نشت همه بردارهای ورودی در یک طرح، تکنیک هایی برای یافتن بردار حداقل نشت یک طرح (با و بدون اصلاح مدار)، رویکردهای ASIC برای کاهش شدید نشت، و روش‌هایی برای یافتن ولتاژ بایاس معکوس بهینه برای کاهش حداکثری نشت.
- رویکرد طراحی آستانه فرعی ABB و NPLA پیشنهادی را تأیید می‌کند اجرای طرح فرستنده BFSK در سبک طراحی پیشنهادی نتایج آزمایش از IC ساخته شده نیز ارائه شده است، که نشان می‌دهد برای یک فرآیند 0.25 میلی‌متری می‌توان به بهبود توان 20X دست یافت (بهبود توان پیش‌بینی‌شده 100X تا 500X برای فرآیندهای 65nm است).
<. LI> یک متدولوژی طراحی عملی و با تحمل تغییرات را برای پیاده‌سازی منطق زیرآستانه با استفاده از بایاس بدنه تطبیقی حلقه بسته (ABB) و طراحی مبتنی بر شبکه PLA (NPLA) ارائه می‌کند. علاوه بر این، تکنیک‌های ریزلوله‌سازی ناهمزمان ارائه شده‌اند تا به طور قابل‌توجهی جریمه سرعت طراحی زیرآستانه را بازیابی کنند.
نقد و بررسی‌ها
هنوز بررسی‌ای ثبت نشده است.