خرید و دانلود نسخه کامل کتاب Clock Generators for SOC Processors: Circuits and Architectures

توضیحاتی در مورد کتاب



این کتاب به بررسی موضوع طراحی سینت سایزرهای فرکانس کاملاً یکپارچه مناسب برای پردازنده های سیستم روی تراشه (SOC) می پردازد. این کتاب در بررسی مشترک فضای طراحی در سطح مدار و همچنین در سطح معماری، دیدگاه طراحی جهانی تری دارد. پوشش کتاب جامع است و شامل فصول خلاصه در تئوری مدار و همچنین تئوری کنترل بازخورد مربوط به عملکرد حلقه‌های قفل شده فاز (PLL) است. در سطح مدار، بحث شامل طراحی آنالوگ ولتاژ پایین در فرآیندهای CMOS دیجیتال زیر میکرونی عمیق، اثرات نویز منبع، نویز بستر، و همچنین نویز دستگاه است. در سطح معماری، بحث شامل تجزیه و تحلیل PLL با استفاده از مدل‌های زمان پیوسته و همچنین زمان گسسته، اثرات خطی و غیرخطی عملکرد PLL و تجزیه و تحلیل دقیق رفتار قفل کردن است.

سپس مواد به مدارهای دقیق و تجزیه و تحلیل معماری بلوک های تولید ساعت خاص تبدیل می شوند. این شامل مدارها و معماری‌های PLL با مصونیت نویز منبع تغذیه بالا و معماری‌های دیجیتال PLL است که در آن فیلتر حلقه دیجیتالی می‌شود.

سپس روش‌های تولید ساعت‌های نمونه‌برداری کم جعلی برای بلوک‌های آنالوگ گسسته بررسی می‌شوند. این شامل PLL های کسری-N سیگما-دلتا، تکنیک های سنتز دیجیتال مستقیم (DDS) و استفاده های غیر متعارف از PLL ها است. طراحی برای مسائل تست (DFT) همانطور که در PLL ها بوجود می آیند سپس مورد بحث قرار می گیرند. این شامل روش‌های اندازه‌گیری دقیق لرزش و تکنیک‌های خودآزمایی داخلی (BIST) برای PLL است. در نهایت، مسائل مربوط به زمان بندی که معمولاً با طراحی های سیستم روی یک تراشه (SOC) مرتبط است، مانند رابط و پارتیشن بندی دامنه ساعت چندگانه، و تکنیک های دقیق تولید فاز ساعت با استفاده از حلقه های قفل شده با تاخیر (DLL) نیز بررسی می شوند. این کتاب کاربردهای دنیای واقعی متعددی را ارائه می‌کند و همچنین قوانین عملی را برای طراحان مدرن ارائه می‌کند تا در سطح سیستم، معماری و همچنین مدار استفاده کنند. این کتاب برای پزشکان و همچنین دانشجویان مقطع تحصیلات تکمیلی که مایلند در مورد تجزیه و تحلیل حوزه زمان و طراحی تکنیک‌های سنتز فرکانس بیشتر بیاموزند، مناسب است.