خرید و دانلود نسخه کامل کتاب Design of Systems on a Chip: Design and Test
قیمت اصلی 82,500 تومان بود.45,000 تومانقیمت فعلی 45,000 تومان است.
تعداد فروش: 75
| عنوان فارسی | طراحی سیستم های روی یک تراشه: طراحی و آزمایش |
|---|---|
| عنوان اصلی | Design of Systems on a Chip: Design and Test |
| ویرایش | 1 |
| ناشر | Springer US |
| نویسنده | Marcelo Lubaszewski, Ricardo Reis (auth.), Ricardo Reis, Marcelo Lubaszewski, Jochen A.G. Jess (eds.) |
| ISBN | 9780387324999, 9780387325002 |
| سال نشر | 2007 |
| زبان | English |
| تعداد صفحات | 236 |
| دسته | الکترونیک |
| فرمت کتاب | pdf – قابل تبدیل به سایر فرمت ها |
| حجم فایل | 3 مگابایت |
آنتونی رابینز میگه : من در 40 سالگی به جایی رسیدم که برای رسیدن بهش 82 سال زمان لازمه و این رو مدیون کتاب خواندن زیاد هستم.
توضیحاتی در مورد کتاب
طراحی سیستم‌ها روی تراشه: طراحی و آزمایش دومین جلد از دو جلد است که به چالش‌های طراحی مرتبط با نسل‌های جدید فناوری نیمه‌رسانا می‌پردازد. فصل‌های مختلف مجموعه‌ای از آموزش‌های ارائه شده در کارگاه‌های آموزشی در سال‌های اخیر توسط نویسندگان برجسته از سراسر جهان است. فناوری، بهره‌وری و کیفیت جنبه‌های اصلی مورد بررسی برای ایجاد الزامات اصلی برای طراحی و آزمایش سیستم‌های آینده بر روی یک تراشه هستند. به ویژه این کتاب دوم شامل سه محور متفاوت، اما مکمل است: طراحی هسته، ابزار طراحی به کمک رایانه و روش‌های آزمایش. مجموعه ای از فصول به جنبه ناهمگونی طرح های هسته می پردازد و تنوع قطعاتی را که ممکن است در یک سیستم پیشرفته روی یک تراشه به اشتراک بگذارند، زیرلایه یکسانی را نشان می دهد. بخش دوم کتاب CAD را در سه سطح مختلف انتزاع طراحی، از سطح سیستم تا طراحی فیزیکی، مورد بحث قرار می دهد. بخش سوم به روش های تست می پردازد. این موضوع از دیدگاه‌های مختلف مورد بررسی قرار می‌گیرد: از نظر پیچیدگی تراشه، آزمایش از دیدگاه هسته و سیستم مورد بحث قرار می‌گیرد. از نظر ناهمگونی سیگنال، دیجیتال، سیگنال مختلط و میکروسیستم آینده نگر در نظر گرفته می شود.
تحمل خطا در مدارهای مجتمع یک نگرانی انحصاری در مورد طراحان فضا یا مهندسان کاربردی بسیار قابل اعتماد نیست. در عوض، طراحان محصولات نسل بعدی باید با کاهش نویزهای حاشیه به دلیل پیشرفت های تکنولوژیکی کنار بیایند. تکامل مداوم فرآیند فناوری ساخت قطعات نیمه هادی، از نظر کوچک شدن هندسه ترانزیستور، منبع تغذیه، سرعت و چگالی منطقی، قابلیت اطمینان مدارهای مجتمع زیر میکرون بسیار عمیق را در مواجهه با منابع مختلف داخلی و خارجی به میزان قابل توجهی کاهش داده است. سر و صدا. آرایه های دروازه قابل برنامه ریزی میدانی بسیار محبوب، قابل تنظیم توسط سلول های SRAM، نتیجه تکامل مدار مجتمع با میلیون ها سلول حافظه برای پیاده سازی منطق، حافظه های جاسازی شده، مسیریابی و اخیراً با هسته های ریزپردازنده تعبیه شده است. این پلتفرم‌های سیستم‌های روی تراشه با قابلیت برنامه‌ریزی مجدد باید برای مقابله با نیازهای امروزی عیب‌پذیر باشند. این کتاب تکنیک های تحمل خطا را برای آرایه های دروازه قابل برنامه ریزی میدانی مبتنی بر SRAM (FPGA) مورد بحث قرار می دهد. با نشان دادن مدل مشکل و اثرات ناراحت کننده در معماری قابل برنامه ریزی شروع می شود. در دنباله، تکنیک های اصلی تحمل خطا را نشان می دهد که امروزه برای محافظت از مدارهای مجتمع در برابر خطاها استفاده می شود. مجموعه بزرگی از روش ها برای طراحی سیستم های تحمل خطا در FPGA های مبتنی بر SRAM شرح داده شده است. برخی از تکنیک های ارائه شده مبتنی بر توسعه یک معماری جدید مقاوم در برابر خطا با عناصر FPGA با استحکام جدید هستند. سایر تکنیک ها بر اساس محافظت از توضیحات سخت افزاری سطح بالا قبل از سنتز در FPGA هستند. خواننده این امکان را دارد که مناسب ترین تکنیک تحمل خطا را برای پروژه خود انتخاب کند و مجموعه ای از تکنیک های تحمل خطا را برای برنامه های منطقی قابل برنامه ریزی مقایسه کند.
نقد و بررسی‌ها
هنوز بررسی‌ای ثبت نشده است.